サポート・ニュース

• Texas Instruments製の下記CPUの外部出力トレースに対応しました。
  AM5716/AM5718/AM5726/AM5728
• NXP Semiconductors製の下記CPUの内蔵トレースに対応しました。
  i.MX6Solo,i.MX6SoloLite,i.MX6UltraLite
• 関数スタック・ウィンドウで、複数ブロックマージする機能を追加しました。
• ユーザ・プログラム実行中にETMトレース・データを解析できるようになりました。
• 関数スタックのタイムラインの[プロパティ]に“関数スタック情報を解析する”設定を追加しました。
• 関数スタックの1ブロックのサイズを設定できるようになりました。

＜RTOSデバッグ・ライブラリ 「FreeRTOS-DBGLIB-ARM/P4」＞

• FreeRTOSに対応しました。
  

• Texas Instruments製の下記CPUに対応しました。
  AM5746,AM5748,AM5749
• NXP Semiconductors製の下記CPUに対応しました。
  MIMXRT1011CAE4A,MIMXRT1015CAF4A
  MIMXRT1021DAF5A,MIMXRT1021DAG5A
  MIMXRT1051DVL6A,MIMXRT1051DVL6B,MIMXRT1051DVJ6B
  MIMXRT1052DVL6A,MIMXRT1052DVL6B,MIMXRT1052DVJ6B
  MIMXRT1061DVL6A,MIMXRT1061DVJ6A
  MIMXRT1062DVL6A,MIMXRT1062DVJ6A
  MIMXRT1064DVL6A,MIMXRT1064DVJ6A
• Nordic Semiconductor製の下記CPUに対応しました。
  nRF52810-QFAA
  nRF52810-QCAA
  nRF52810-CAAA
  nRF52805-CAAA
  nRF52840-QIAA

• Cortex-A72コアのデバッグに対応しました。
• MMUウィンドウにて、48Bit4KPage方式の表示に対応しました。
• 関数スタック・ウィンドウで、複数ブロックマージする機能を追加しました。
• ユーザ・プログラム実行中にETMトレース・データを解析できるようになりました。
• 関数スタックのタイムラインの[プロパティ]に“関数スタック情報を解析する”設定を追加しました。
• 関数スタックの1ブロックのサイズを設定できるようになりました。
• Cortexシリーズコアのとき、[初期値の設定]ダイアログの[ETM初期設定]タブでETM機能を有効にする設定がチェック無効の場合に、ETM関連レジスタにアクセスしないように仕様を変更しました。

• NXP Semiconductors製下記CPUのデバッグに対応しました。
  LS1046A

＜CPUライブラリ 「TICA8-CPULIB-ARM/P3」＞

• Texas Instruments製の下記CPUデバッグに対応しました。
  AM5746,AM5748,AM5749
  

＜ETBライブラリ「ETBLIB-ARM/P3」＞

• 下記CPUのETB/ETFトレースに対応しました。
  NXP Semiconductors製
  i.MX6Solo,i.MX6SoloLite,i.MX6UltraLite
  

• NXP Semiconductors製の下記CPUに対応しました。
  MIMXRT1011CAE4A,MIMXRT1015CAF4A
  MIMXRT1021DAF5A,MIMXRT1021DAG5A
  MIMXRT1051DVL6A,MIMXRT1051DVL6B,MIMXRT1051DVJ6B
  MIMXRT1052DVL6A,MIMXRT1052DVL6B,MIMXRT1052DVJ6B
  MIMXRT1061DVL6A,MIMXRT1061DVJ6A
  MIMXRT1062DVL6A,MIMXRT1062DVJ6A
  MIMXRT1064DVL6A,MIMXRT1064DVJ6A
• Nordic Semiconductor製の下記CPUに対応しました。
  nRF52810-QFAA
  nRF52810-QCAA
  nRF52810-CAAA
  nRF52805-CAAA
  nRF52840-QIAA

• Cortex-A72コアのデバッグに対応しました。

• NXP Semiconductors製下記CPUのデバッグに対応しました。
  LS1046A

• FreeRTOSに対応しました。
• GPIOアイソレーション・プローブ(CR2-PRB-ISO-KE52-FLY11)に対応しました。
• ソース・ファイルの参照パス変換機能を追加しました。

• STMicroelectronics製の下記CPUに対応しました。
  STM32H757ZI,STM32H757AI,STM32H757II,STM32H757BI,STM32H757XI
  STM32H747ZI,STM32H747AI,STM32H747II,STM32H747BI,STM32H747XI
  STM32H747AG,STM32H747IG,STM32H747BG,STM32H747XG
  STM32H755ZI,STM32H755II,STM32H755BI,STM32H755XI
  STM32H745ZI,STM32H745II,STM32H745BI,STM32H745XI
  STM32H745ZG,STM32H745IG,STM32H745BG,STM32H745XG
  STM32H753VI,STM32H753ZI,STM32H753AI,STM32H753II,STM32H753BI,STM32H753XI
  STM32H743VI,STM32H743ZI,STM32H743AI,STM32H743II,STM32H743BI,STM32H743XI
  STM32H743VG,STM32H743ZG,STM32H743AG,STM32H743IG,STM32H743BG,STM32H743XG
  STM32H742VI,STM32H742ZI,STM32H742AI,STM32H742II,STM32H742BI,STM32H742XI
  STM32H742VG,STM32H742ZG,STM32H742AG,STM32H742IG,STM32H742BG,STM32H742XG
  STM32H750VB,STM32H750IB,STM32H750XB
• Silicon Laboratories製の下記CPUに対応しました。
  EFR32FG13P233F512GM48,EFR32FG13P232F512GM48,EFR32FG13P232F512GM32
  EFR32FG13P231F512GM48,EFR32FG13P231F512IM48,EFR32FG13P231F512GM32
  EFR32FG13P231F512IM32

• 対応CPUに下記CPUを追加しました。
  RX72Nグループ R5F572NN / R5F572ND
  RX66Nグループ R5F566NN / R5F566ND

• Cortexシリーズコアのとき、[初期値の設定]ダイアログの[ETM初期設定]タブでETM機能を有効にする設定がチェック無効の場合に、ETM関連レジスタにアクセスしないように仕様を変更しました。

• STMicroelectronics製の下記CPUデバッグに対応しました。
  STM32F423CH,STM32F423RH,STM32F423MH,STM32F423VH,STM32F423ZH
  STM32F413CH,STM32F413RH,STM32F413MH,STM32F413VH,STM32F413ZH
  STM32F413CG,STM32F413RG,STM32F413MG,STM32F413VG,STM32F413ZG

• 変数/スタック/レジスタなど、テキスト・ベースのウィンドウに表示されているスクロールバーの表示スタイルを変更できるように対応しました。
• CSIDE IDEのビルド機能として、中間ファイルの削除（クリーン）機能を追加しました。
• 複数のメイン・ウィンドウでデバッグを行うマルチCSIDE機能を使用するとき、エミュレータ・ステータス・バーからコアを選択した場合に、選択されたコアを管理しているCSIDEがアクティブとなり、コアが選択状態となるように変更しました。
• Cortex-A/R/Mコアが実行中のとき、CPUブレーク・ポイントおよびソフトウェア・ブレーク・ポイントの命令実行前ブレークの設定操作を行えるように変更しました。
• Cortexシリーズコアのとき、[初期値の設定]ダイアログの[ETM初期設定]タブでETM機能を有効にする設定がチェック無効の場合に、ETM関連レジスタにアクセスしないように仕様を変更しました。

• Microchip Technology製の下記CPUデバッグに対応しました。
  ATSAMHA1E14A,ATSAMHA1E15A,ATSAMHA1E16A
  ATSAMHA0E14A,ATSAMHA0E15A,ATSAMHA0E16A
• Silicon Laboratories製の下記CPUデバッグに対応しました。
  WGM160PX22KGA2,WGM160P022KGA2
  WGM160PX22KGN2,WGM160P022KGN2
• STMicroelectronics製の下記CPUデバッグに対応しました。
  STM32F423CH,STM32F423RH,STM32F423MH,STM32F423VH,STM32F423ZH
  STM32F413CH,STM32F413RH,STM32F413MH,STM32F413VH,STM32F413ZH
  STM32F413CG,STM32F413RG,STM32F413MG,STM32F413VG,STM32F413ZG

• [ターゲット・システムの設定][初期値の設定][JTAG]に[初期化時TDI信号設定(JTAG/IF)]を追加しました。リセット中のTDIの状態で動作モードを変更するようなCPUのために用意されています。この設定はJTAGモードのみ有効となります。
• MMUウィンドウにて、48Bit4KPage方式の表示に対応しました。
• 変数/スタック/レジスタなど、テキスト・ベースのウィンドウに表示されているスクロールバーの表示スタイルを変更できるように対応しました。
• 複数のメイン・ウィンドウでデバッグを行うマルチCSIDE機能を使用するとき、エミュレータ・ステータス・バーからコアを選択した場合に、選択されたコアを管理しているCSIDEがアクティブとなり、コアが選択状態となるように変更しました。
• Cortex-A/R/Mコアが実行中のとき、CPUブレーク・ポイントおよびソフトウェア・ブレーク・ポイントの命令実行前ブレークの設定操作を行えるように変更しました。
• Cortexシリーズコアのとき、[初期値の設定]ダイアログの[ETM初期設定]タブでETM機能を有効にする設定がチェック無効の場合に、ETM関連レジスタにアクセスしないように仕様を変更しました。

• Silicon Laboratories製の下記CPUに対応しました。
  ZGM130S037HGN
  このCPUを使用するためには、オプション・ライブラリの「SL00-CPULIB/FP10」が必要となります。
  ZGM130S037HGN対応では、従来のフラッシュメモリの書き込み機能に加えて、Z-Waveで使用するためのQRコードへの対応も含まれています。

• Silicon Laboratories製の下記CPUに対応しました。
  WGM160PX22KGA2,WGM160P022KGA2
  WGM160PX22KGN2,WGM160P022KGN2
• Microchip Technology製の下記CPUに対応しました。
  ATSAMHA1E14A,ATSAMHA1E15A,ATSAMHA1E16A
  ATSAMHA0E14A,ATSAMHA0E15A,ATSAMHA0E16A

• PALMiCE4(Model-T)で外部信号の波形表示に対応しました。外部信号の変化状態を波形表示できます。簡易ロジアナとしてご使用ください。
• Cortex-M3/M4/M4Fシリーズで非アライメント領域に配置された変数のリアルタイム・モニタ(RTM)表示に対応しました。
• RTMのチャネル登録時に、対象変数が構造体/共用体(union)/ビット・フィールド/クラス名の場合、メンバ変数をツリー表示するように対応しました。
• RTMのログを[CSV形式]で出力時に、チャネル毎のデータを列ごとに出力するモードを新たに用意しました。
• STMicroelectronics製開発ボードSTM32MP157C-EV1に搭載されているSPIフラッシュメモリへ書き込むためのユーザ・カスタマイズ・モニタを用意しました。
• CSIDE IDEのビルド機能として、中間ファイルの削除（クリーン）機能を追加しました。
• 変数/スタック/レジスタなど、テキスト・ベースのウィンドウに表示されているスクロールバーの表示スタイルを変更できるように対応しました。
• PALMiCE4 Model-Tでオプション製品のMictor変換プローブ-20P-5V(ADP-P4-MIC38-20HP-5V)に対応しました。
• マルチCSIDEのとき、エミュレータ・ステータス・バーからデバッグ対象コアを切り替えた場合に、コアを管理しているCSIDEのウィンドウがアクティブになり、コアが選択されるように変更しました。
• Cortex-A/R/Mコアが実行中のとき、CPUブレーク・ポイントおよびソフトウェア・ブレーク・ポイントの命令実行前ブレークの設定操作を行えるように変更しました。
  
  ＜RTOSデバッグ・ライブラリ 「µITRON-DBGLIB-ARM/P4」※NORTi＞
  ＜RTOSデバッグ・ライブラリ 「TOPPERS/ASP-DBGLIB-ARM/P4」＞
  ＜RTOSデバッグ・ライブラリ 「TOPPERS/JSP-DBGLIB-ARM/P4」＞
• タスク・ディスパッチ時に、タスクIDをトレース・メモリに取り込めるようにしました。

• Microchip Technology製の下記CPUに対応しました。
  ATSAMHA1E14A,ATSAMHA1E15A,ATSAMHA1E16A
  ATSAMHA0E14A,ATSAMHA0E15A,ATSAMHA0E16A
• Silicon Laboratories製の下記CPUに対応しました。
  WGM160PX22KGA2,WGM160P022KGA2
  WGM160PX22KGN2,WGM160P022KGN2

• PALMiCE4(Model-T)で外部信号の波形表示に対応しました。外部信号の変化状態を波形表示できます。簡易ロジアナとしてご使用ください。
• RTMのチャネル登録時に、対象変数が構造体/共用体(union)/ビット・フィールド/クラス名の場合、メンバ変数をツリー表示するように対応しました。
• RTMのログを[CSV形式]で出力時に、チャネル毎のデータを列ごとに出力するモードを新たに用意しました。
• 変数/スタック/レジスタなど、テキスト・ベースのウィンドウに表示されているスクロールバーの表示スタイルを変更できるように対応しました。
• PALMiCE4 Model-Tでオプション製品のMictor変換プローブ-20P-5V(ADP-P4-MIC38-20HP-5V)に対応しました。
• マルチCSIDEのとき、エミュレータ・ステータス・バーからデバッグ対象コアを切り替えた場合に、コアを管理しているCSIDEのウィンドウがアクティブになり、コアが選択されるように変更しました。
• Cortex-A/R/Mコアが実行中のとき、CPUブレーク・ポイントおよびソフトウェア・ブレーク・ポイントの命令実行前ブレークの設定操作を行えるように変更しました。
  
  ＜RTOSデバッグ・ライブラリ 「µITRON-DBGLIB-ARM/P4」※NORTi＞
  ＜RTOSデバッグ・ライブラリ 「TOPPERS/ASP-DBGLIB-ARM/P4」＞
  ＜RTOSデバッグ・ライブラリ 「TOPPERS/JSP-DBGLIB-ARM/P4」＞
• タスク・ディスパッチ時に、タスクIDをトレース・メモリに取り込めるようにしました。

• バージョン4として様々な機能追加と変更を行いました。
  　◆主な機能
  　・簡易ロジアナ機能
  　・テスト・コードのオーバーヘッド短縮モード
  　・変数チャートで浮動小数点サポート
  　・変数チャートで表示色とマーカの設定
  　・プロファイラの詳細表示のCSV保存機能
  　・プロファイラ(実行時間)に比率表示を追加
  　・レコード・パケット出力時間補正機能
  　・レコード・パケット出力フォルダ指定
  　など

• ＜RTOSデバッグ・ライブラリ 「µITRON-DBGLIB-RX/P3」＞
  µC3/Standard、µC3/Compactに対応しました。

• ターゲット・インターフェースがJTAGの時、初期化時にTDI信号をLOW出力にするかオープン(ハイ・インピーダンス)にするかを選択できるようにしました。ターゲット・インターフェースがSWDの時は、この設定に関係なくオープンとなります。
• STMicroelectronics製開発ボードSTM32MP157C-EV1に搭載されているSPIフラッシュメモリへ書き込むためのユーザ・カスタマイズ・モニタを用意しました。
• コアがBreakCheckSuspendコマンド有効のとき、エミュレータ・ステータス・バーで"ICE-BCHKSUSP"と表示するように変更しました。

• 東芝製の下記CPUデバッグに対応しました。
  TMPM475FDFG,TMPM475FZFG,TMPM475FYFG
• Microchip Technology製の下記CPUに対応しました。
  ATSAMDA1E14A,ATSAMDA1E15A,ATSAMDA1E16A
  ATSAMDA1G14A,ATSAMDA1G15A,ATSAMDA1G16A
  ATSAMDA1J14A,ATSAMDA1J15A,ATSAMDA1J16A
  ATSAMHA1G14A,ATSAMHA1G15A.ATSAMHA1G16A
• NXP Semiconductors製の下記CPUに対応しました。
  LPC804M101JDH20,LPC804M101JDH24,LPC804M111JDH24
  LPC804M101JHI33,LPC804UK
  LPC802M001JDH16,LPC802M001JDH20,LPC802M011JDH20
  LPC802M001JHI33,LPC802UK
  LPC51U68
• Silicon Laboratories製の下記CPUに対応しました。
  EFM32TG11B520F128GM80-B,EFM32TG11B520F128GQ80-B,EFM32TG11B520F128IM80-B
  EFM32TG11B520F128IQ80-B,EFM32TG11B540F64GM80-B,EFM32TG11B540F64GQ80-B
  EFM32TG11B540F64IM80-B,EFM32TG11B540F64IQ80-B,EFM32TG11B520F128GM64-B
  EFM32TG11B520F128GQ64-B,EFM32TG11B520F128IM64-B,EFM32TG11B520F128IQ64-B
  EFM32TG11B540F64GM64-B,EFM32TG11B540F64GQ64-B,EFM32TG11B540F64IM64-B
  EFM32TG11B540F64IQ64-B,EFM32TG11B520F128GQ48-B,EFM32TG11B520F128IQ48-B
  EFM32TG11B540F64GQ48-B,EFM32TG11B540F64IQ48-B,EFM32TG11B520F128GM32-B
  EFM32TG11B520F128IM32-B,EFM32TG11B540F64GM32-B,EFM32TG11B540F64IM32-B
  EFM32TG11B320F128GM64-B,EFM32TG11B320F128GQ64-B,EFM32TG11B320F128IM64-B
  EFM32TG11B320F128IQ64-B,EFM32TG11B340F64GM64-B,EFM32TG11B340F64GQ64-B
  EFM32TG11B340F64IM64-B,EFM32TG11B340F64IQ64-B,EFM32TG11B320F128GQ48-B
  EFM32TG11B320F128IQ48-B,EFM32TG11B340F64GQ48-B,EFM32TG11B340F64IQ48-B
  EFM32TG11B120F128GM64-B,EFM32TG11B120F128GQ64-B,EFM32TG11B120F128IM64-B
  EFM32TG11B120F128IQ64-B,EFM32TG11B140F64GM64-B,EFM32TG11B140F64GQ64-B
  EFM32TG11B140F64IM64-B,EFM32TG11B140F64IQ64-B,EFM32TG11B120F128GQ48-B
  EFM32TG11B120F128IQ48-B,EFM32TG11B140F64GQ48-B,EFM32TG11B140F64IQ48-B
  EFM32TG11B120F128GM32-B,EFM32TG11B120F128IM32-B,EFM32TG11B140F64GM32-B
  EFM32TG11B140F64IM32-B

• EFR32BG13P532F512,EFR32BG13P632F512,EFR32BG13P732F512,EFR32BG13P733F512
  BGM13S32F512xx,BGM13P32F512xx,BGM13S22F512xx,BGM13P22F512xx
  EFR32FG14PxxxF128,EFR32FG14PxxxF256
  の各CPU選択時に、「メモリマップ変更機能」、「保存領域指定機能」に対応しました。

• NXP Semiconductors製の下記CPUに対応しました。
  LPC804M101JDH20,LPC804M101JDH24,LPC804M111JDH24
  LPC804M101JHI33,LPC804UK
  LPC802M001JDH16,LPC802M001JDH20,LPC802M011JDH20
  LPC802M001JHI33,LPC802UK
  LPC51U68
• Microchip Technology製の下記CPUに対応しました。
  ATSAMHA1G14A,ATSAMHA1G15A.ATSAMHA1G16A

• PALMiCE4の大容量トレース・モデル「Model-T」に対応しました。
• PALMiCE4 Model-Jでオプション製品のアイソレーション・アダプタに対応しました。

• NXP Semiconductors製の下記CPUに対応しました。
  LPC804M101JDH20,LPC804M101JDH24,LPC804M111JDH24
  LPC804M101JHI33,LPC804UK
  LPC802M001JDH16,LPC802M001JDH20,LPC802M011JDH20
  LPC802M001JHI33,LPC802UK
  LPC51U68
• Silicon Laboratories製の下記CPUに対応しました。
  EFM32TG11B520F128GM80-B,EFM32TG11B520F128GQ80-B,EFM32TG11B520F128IM80-B
  EFM32TG11B520F128IQ80-B,EFM32TG11B540F64GM80-B,EFM32TG11B540F64GQ80-B
  EFM32TG11B540F64IM80-B,EFM32TG11B540F64IQ80-B,EFM32TG11B520F128GM64-B
  EFM32TG11B520F128GQ64-B,EFM32TG11B520F128IM64-B,EFM32TG11B520F128IQ64-B
  EFM32TG11B540F64GM64-B,EFM32TG11B540F64GQ64-B,EFM32TG11B540F64IM64-B
  EFM32TG11B540F64IQ64-B,EFM32TG11B520F128GQ48-B,EFM32TG11B520F128IQ48-B
  EFM32TG11B540F64GQ48-B,EFM32TG11B540F64IQ48-B,EFM32TG11B520F128GM32-B
  EFM32TG11B520F128IM32-B,EFM32TG11B540F64GM32-B,EFM32TG11B540F64IM32-B
  EFM32TG11B320F128GM64-B,EFM32TG11B320F128GQ64-B,EFM32TG11B320F128IM64-B
  EFM32TG11B320F128IQ64-B,EFM32TG11B340F64GM64-B,EFM32TG11B340F64GQ64-B
  EFM32TG11B340F64IM64-B,EFM32TG11B340F64IQ64-B,EFM32TG11B320F128GQ48-B
  EFM32TG11B320F128IQ48-B,EFM32TG11B340F64GQ48-B,EFM32TG11B340F64IQ48-B
  EFM32TG11B120F128GM64-B,EFM32TG11B120F128GQ64-B,EFM32TG11B120F128IM64-B
  EFM32TG11B120F128IQ64-B,EFM32TG11B140F64GM64-B,EFM32TG11B140F64GQ64-B
  EFM32TG11B140F64IM64-B,EFM32TG11B140F64IQ64-B,EFM32TG11B120F128GQ48-B
  EFM32TG11B120F128IQ48-B,EFM32TG11B140F64GQ48-B,EFM32TG11B140F64IQ48-B
  EFM32TG11B120F128GM32-B,EFM32TG11B120F128IM32-B,EFM32TG11B140F64GM32-B
  EFM32TG11B140F64IM32-B
• Microchip Technology製の下記CPUに対応しました。
  ATSAMDA1E14A,ATSAMDA1E15A,ATSAMDA1E16A
  ATSAMDA1G14A,ATSAMDA1G15A,ATSAMDA1G16A
  ATSAMDA1J14A,ATSAMDA1J15A,ATSAMDA1J16A
  ATSAMHA1G14A,ATSAMHA1G15A.ATSAMHA1G16A

• PALMiCE4の大容量トレース・モデル「Model-T」に対応しました。
• PALMiCE4 Model-Jでオプション製品のアイソレーション・アダプタに対応しました。

• RX651グループ R5F5651Cのデュアルバンクモードに対応しました。
• RX65Nグループ R5F565NCのデュアルバンクモードに対応しました。

• 対応CPUに下記CPUを追加しました。
  RX72Mグループ R5F572MN / R5F572MD

• ターゲット・インターフェースがJTAGの時、初期化時にTDI信号をLOW出力にするかオープン(ハイ・インピーダンス)にするかを選択できるようにしました。ターゲット・インターフェースがSWDの時は、この設定に関係なくオープンとなります。

• 東芝製の下記CPUデバッグに対応しました。
  TMPM475FDFG,TMPM475FZFG,TMPM475FYFG

• ターゲット・インターフェースがJTAGの時、初期化時にTDI信号をLOW出力にするかオープン(ハイ・インピーダンス)にするかを選択できるようにしました。ターゲット・インターフェースがSWDの時は、この設定に関係なくオープンとなります。