シミュレータ

シミュレータは、ターゲット・ボードが完成していない設計段階でデバッグできるのが大きな特長で 、今日の大規模FPGAでは、ほぼ必須と言えます。FPGAデバッグの多くは、ハードウェアが完成するまでの間に、シミュレータによる回路検証を行います。しかし、シミュレータは設計上のミスは発見できても、仕様上のミスは発見できません。検証のためのテストパターン作成が必須ですが、この内容の良否が重要で、作成にはかなりの労力が必要となり、時には回路設計以上の工数が掛かる場合もあります。  

シミュレータによる回路検証

	オンチップロジアナ

オンチップロジアナは、FPGA内のユーザ回路にデバッグ用のアナライザ・コアを挿入してデバッグするツールです。ザイリンクス社のChipScopeや、アルテラ社のSignalTapなどが挙げられます。オンチップロジアナ信号をプローブでクリップすることなく、JTAG信号だけでFPGA内部信号の波形観測が可能なことが最大の特長です。しかしFPGA内部にアナライザ・コアを挿入するために、内部ユーザ・リソース（スライスやロジック・エレメント、ブロックRAM、エンベデッドRAM）の消費と、デバッグ用のアナライザ・コアにより微妙なタイミングに影響を与えることがあります。  

オンチップロジアナによる波形観測

	デバッグツールに対する新たな要求

現状のFPGAデバッグ手法について説明してきましたが、それぞれ独立したデバッグ手法を連携させ、デメリットを無くすことが理想となります。また、最近ではFPGAの大容量化やHDL言語による回路図入力など、設計環境の変化に伴う新たなデバッグ手法（デバッグツール）が求められています。  

総合的なデバッグツールへの要求

	内部の状態を簡単に把握する

実ターゲット上でシステムが何らかの原因で停止した場合など、即座にJTAG経由で動作中のFPGA内部ノード（フリップフロップの出力信号）やI／O端子、ブロックRAMの値を参照することで、FPGA内部の状態を簡単に把握することができます。  

内部の状態を観測

	内部ノードの波形観測を効率的に行う

現状、多くのエンジニアはテスト端子に信号を配線し、測定器で観測する実機デバッグを行っています。
しかし、観測信号を変更する場合は、その都度再合成に時間が掛かる為、この作業を簡略するとデバッグの短縮化を図ることができます。  

内部ノードの波形を即座に観測

	HDLソースでデバッグする

HDL言語（VHDL／Verilog）のソース・ファイル上で内部ノードの確認機能などを使ってデバッグした後、不具合箇所のソースを編集し、即座に再合成からコンフィギュレーションまでの作業が行える新たなデバッグツールが提供されています。  

HDLソースレベル・デバッグ

	CPUを搭載したFPGAのデバッグ

近年、FPGAの中にはハードコアCPUやソフトコアCPUを搭載したデバイスが見受けられます。CPUが搭載されると、当然ながらソフトウェアのデバッグが必要になります。このようなFPGAのデバッグを行うには、CPUエミュレータとロジックアナライザを協調したデバッグが必要となります。  

ソフトウェアとハードウェアの協調デバッグ

	実機で効率的なデバッグを行う

大規模FPGAのデバッグでシミュレータは必須ですが、大規模ゆえ全ての回路をシミュレーションするのは非現実的です。そこでシミュレーションは基幹部分のみとし、枝葉の部分は実機デバッグが理想と考えます。例えば、通信のプロトコルといった基本シーケンスはシミュレーションでデバッグし、残りはハードウェア回路が容易に変更できるFPGAの特長と効率的なデバッグツールによる実機デバッグで開発期間の短縮化が図れます。  

実機デバッグによる開発期間の短縮化